Percobaan 1

Percobaan 1 kondisi 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download 

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock

2. Gambar Rangkaian Simulasi[Kembali]

3. Video Simulasi[Kembali]

 Rangkaian J-K flip flop

4. Prinsip Kerja Rangkaian[Kembali]

Rangkaian pada percobaan atas dua jenis flip-flop, yaitu D flip-flop (IC 7474) dan J-K flip-flop (IC 74LS112). Masing-masing dihubungkan dengan sumber input dan sinyal clock berdasarkan ketentuan yang diberikan.

Pada D flip-flop (U1:A), input D dihubungkan ke B5, sedangkan B5 tidak dihubungkan (floating). Kondisi ini menyebabkan masukan D tidak memiliki logika yang pasti (bisa 0, bisa 1, atau bahkan berubah-ubah karena gangguan sinyal). Ketika sinyal clock (B6) mengalami rising edge, flip-flop akan menyimpan nilai yang ada pada input D saat itu. Namun karena D mengambang, nilai tersebut tidak dapat dipastikan. Akibatnya, keluaran Q dan Q̅ menjadi tidak stabil atau acak, tergantung pada noise atau kondisi tegangan sesaat pada jalur D. Meskipun pin preset (PRE) dan clear (CLR) diatur pada logika tinggi sehingga flip-flop bekerja normal, keadaan input D yang floating membuat output D flip-flop tidak dapat ditentukan secara pasti.

Sementara itu, pada J-K flip-flop (U2:A), input J dihubungkan ke B2 = 1, K ke B1 = 0, dan clock berasal dari B3. Karena J = 1 dan K = 0, berdasarkan tabel kebenaran J-K flip-flop, kondisi ini termasuk mode set, di mana setiap kali sinyal clock mengalami rising edge, output Q akan menjadi 1 dan Q̅ = 0. Preset dan clear juga diatur pada logika tinggi, sehingga tidak memengaruhi kerja flip-flop.

Dengan demikian, pada rangkaian ini J-K flip-flop menghasilkan keluaran yang pasti (Q = 1, Q̅ = 0), sedangkan D flip-flop tidak menghasilkan keluaran yang pasti karena input D dihubungkan ke jalur yang tidak memiliki logika tetap (floating)

5. Link Download[Kembali]

Download Rangkaian J-K flip flop dan D flip flop klik disini

Download Video J-K flip flop dan D flip flop klik disini