Laporan Akhir 1 Modul 2

- Oktober 29, 2025

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Percobaan

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan bahan [Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

1. Jumper

Gambar 1. Jumper

2. Panel DL 2203D

3. Panel DL 2203C

4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

B. Alat dan Bahan (Proteus)

1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

2. IC 7474 (D Flip Flop)

Gambar 4. IC 7474

3. Power DC

Gambar 5. Power DC

4. Switch (SW-SPDT)

Gambar 6. Switch

5. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Pada rangkaian ini terdapat dua buah IC flip-flop, yaitu IC 7474 sebagai D flip-flop dan IC 74LS112 sebagai JK flip-flop. IC 7474 bekerja berdasarkan prinsip edge-trigger positif, artinya perubahan pada output Q hanya akan terjadi saat clock mengalami transisi dari logika 0 ke logika 1 (rising edge). Pada IC 7474 terdapat input D sebagai data yang akan disimpan, serta output Q dan Q̅. Selama clock dalam kondisi stabil (baik 0 maupun 1), perubahan pada input D tidak akan mempengaruhi output. Output baru akan tersimpan pada saat clock naik (0 → 1), sehingga apabila pada saat rising edge input D bernilai 1 maka output Q akan berubah menjadi 1, dan jika pada saat rising edge input D bernilai 0 maka output Q akan menjadi 0. Dengan demikian, IC 7474 hanya berfungsi sebagai penyimpan data dan outputnya akan tetap (hold) hingga terjadi rising edge clock berikutnya. Selain itu, pada IC ini terdapat pin S dan R yang bersifat aktif low, sehingga S = 0 akan memaksa Q menjadi 1, sedangkan R = 0 akan memaksa Q menjadi 0 tanpa menunggu clock.

Output dari IC 7474 kemudian menjadi input pada IC 74LS112, yaitu flip-flop jenis JK. Berbeda dari flip-flop sebelumnya, IC 74LS112 bekerja dengan edge-trigger negatif, yaitu perubahan output hanya terjadi pada saat clock turun dari logika 1 ke 0 (falling edge). Pada IC ini, input J dan K ditentukan oleh posisi saklar (switch). Kombinasi logika pada J dan K akan menentukan keadaan output Q berdasarkan aturan dasar JK flip-flop: apabila J = 0 dan K = 0 maka flip-flop berada pada kondisi hold, yaitu mempertahankan nilai Q sebelumnya; apabila J = 0 dan K = 1 maka flip-flop akan reset sehingga output Q menjadi 0; apabila J = 1 dan K = 0 maka flip-flop akan set sehingga output Q menjadi 1; dan apabila J = 1 dan K = 1 maka flip-flop berada pada mode toggle, yaitu Q akan berubah ke kondisi kebalikannya (jika sebelumnya 1 menjadi 0, jika sebelumnya 0 menjadi 1). Pada IC 74LS112 juga terdapat input S (Set) dan R (Reset) asinkronus yang bersifat aktif low. Berbeda dengan IC 7474, pada IC 74LS112 yang aktif low adalah pin SR, bukan JK-nya. Jika S = 0 maka output Q langsung menjadi 1, sedangkan jika R = 0 maka output Q langsung menjadi 0, meskipun tidak terjadi perubahan clock. Namun apabila keduanya bernilai 0 secara bersamaan, maka kondisi tersebut dianggap tidak valid atau terlarang.

Dari keseluruhan rangkaian, proses kerjanya dapat dijelaskan sebagai berikut: pertama, nilai pada input D ditentukan melalui saklar SW1 dan SW2. Output dari D flip-flop (IC 7474) akan mengikuti nilai D hanya ketika clock mengalami transisi naik (rising edge). Kemudian, IC 74LS112 akan merespon perubahan berdasarkan kombinasi J dan K yang ditentukan oleh saklar B1, B2, B4, dan B0, serta akan memperbarui output Q saat clock mengalami transisi turun (falling edge). Dengan demikian, rangkaian ini menunjukkan perbedaan karakteristik dua jenis flip-flop, yaitu D flip-flop yang hanya menyimpan data berdasarkan rising edge, dan JK flip-flop yang dapat melakukan fungsi hold, set, reset, dan toggle berdasarkan falling edge.

5. Video [Kembali]

6. Analisa [Kembali]