ALVIN RAMADHAN

Modul 1   [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bhan 3. Dasar Teori 4. Percobaan Percobaan ...  Tugas Pendahuluan 1 Tugas Pendahuluan 2 Laporan Akhir 1 1. Tujuan [Kembali] 1. Merangkai dan menguji operasi dari gerbang logika.  2. Merangkai dan menguji gerbang logika dan Aljabar Boelean.  3. Merangkai dan menguji rangkaian Encoder dan Decoder.  4. Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer. 2. Alat dan Bahan  [Kembali] Gambar 1.1 Module D’Lorenzo Gambar 1.2 Jumper 1. Panel DL 2203C. 2. Panel DL 2203D. 3. Panel DL 2203S. 4. Jumper. 3. Dasar Teori [Kembali] 1.3.1 Gerbang Logika Dasar a. Gerbang AND   (a)  Gambar 1.3 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND Tabel 1.1 Tabel Kebenaran Logika AND Gerbang AND merupakan gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernil...

Modul 1   [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bhan 3. Dasar Teori 4. Percobaan Percobaan ...  Tugas Pendahuluan 1 Tugas Pendahuluan 2 Laporan Akhir 1 Laporan Akhir 2 Laporan Akhir 3 1. Tujuan [Kembali] 1. Merangkai dan menguji operasi dari gerbang logika.  2. Merangkai dan menguji gerbang logika dan Aljabar Boelean.  3. Merangkai dan menguji rangkaian Encoder dan Decoder.  4. Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer. 2. Alat dan Bahan  [Kembali] Gambar 1.1 Module D’Lorenzo Gambar 1.2 Jumper 1. Panel DL 2203C. 2. Panel DL 2203D. 3. Panel DL 2203S. 4. Jumper. 3. Dasar Teori [Kembali] 1.3.1 Gerbang Logika Dasar a. Gerbang AND Gerbang AND merupakan gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.   (a)  Gambar 1.3 (a) Rangkaian dasar ge...